*Versand Gratis
Erweiterte Suche
*Versand Gratis
Categories

Grid   List

  1. Reduzierung der Testzeit während des Designs für Testbarkeit
    Reduzierung der Testzeit während des Designs für Testbarkeit
    Yogeshkumar Parmar
    Verlag Unser Wissen
    Taschenbuch
    BOD - 2 Tage

    Da die VLSI-Technologie ständig auf kleinere Technologieknoten schrumpft, benötigen wir eine effi...

    43,90 €
    Alle Preise inkl. MwSt | Versandkostenfrei
  2. Riduzione del tempo di prova durante la progettazione per la testabilità
    Riduzione del tempo di prova durante la progettazione per la testabilità
    Yogeshkumar Parmar
    Edizioni Sapienza
    Taschenbuch
    BOD - 2 Tage

    Poiché la tecnologia VLSI si sta continuamente riducendo a nodi tecnologici più bassi, abbiamo bi...

    43,20 €
    Alle Preise inkl. MwSt | Versandkostenfrei
  3. Réduction du temps de test pendant la conception pour la testabilité
    Réduction du temps de test pendant la conception pour la testabilité
    Yogeshkumar Parmar
    Editions Notre Savoir
    Taschenbuch
    BOD - 2 Tage

    Comme la technologie VLSI se réduit continuellement à des nœuds technologiques inférieurs, nous a...

    43,20 €
    Alle Preise inkl. MwSt | Versandkostenfrei
  4. Reducción del tiempo de prueba durante el diseño para la comprobabilidad
    Reducción del tiempo de prueba durante el diseño para la comprobabilidad
    Yogeshkumar Parmar
    Ediciones Nuestro Conocimiento
    Taschenbuch
    BOD - 2 Tage

    Dado que la tecnología VLSI se está reduciendo continuamente a nodos tecnológicos más bajos, nece...

    43,20 €
    Alle Preise inkl. MwSt | Versandkostenfrei
  5. Redução do tempo de teste durante a concepção para a Testabilidade
    Redução do tempo de teste durante a concepção para a Testabilidade
    Yogeshkumar Parmar
    Edições Nosso Conhecimento
    Taschenbuch
    BOD - 5 Tage

    Como a tecnologia VLSI está encolhendo continuamente para nós de tecnologia inferior, precisamos ...

    43,20 €
    Alle Preise inkl. MwSt | Versandkostenfrei
  6. Reduction of Test Time During Design for Testability
    Reduction of Test Time During Design for Testability
    Yogeshkumar Parmar
    LAP LAMBERT Academic Publishing
    Taschenbuch
    BOD - 5 Tage

    As VLSI technology is continuously shrinking to lower technology nodes we need efficient techniqu...

    43,20 €
    Alle Preise inkl. MwSt | Versandkostenfrei
  1. 1